一种用于无人机的改进RC-LDPC码及实现

摘要：

针对无人机应用环境复杂化、通信要求多样化的问题,提出一种基于渐进边增长(progress edge growth,PEG)算法的码率兼容低密度奇偶校验(rate-compatible low-density parity-check,RC-LDPC)码的改进构造法,并通过此构造法设计可涵盖多个码率的校验码.仿真结果表明,该矩阵在实现码率兼容的同时,其性能优于参数相近条件下的单一码率的传统QC-LDPC.针对该码型,设计一种通过调用随机存储器RAM的编码器,该架构可以减少无人机上的资源使用,同时有效实现多码率多码长的切换.最后,采用Verilog HDL硬件描述语言在Cyclone IV系列FPGA芯片上实现了编码器.综合结果表明,该编码架构在有效减少循环移位存储器使用的同时有效降低了资源占比,可以满足无人机的资源使用要求.

关键词：信息处理技术、码率兼容低密度奇偶校验、渐进边增长、现场可编程门阵列(FPGA)

所属期刊栏目：10

分类号：TN911.22

在线出版日期：2021-11-08（万方平台首次上网日期，不代表论文的发表时间）

页数：共6页

页码：1799-1804