基于FPGA的EtherCAT主站设计研究

摘要：

提出一种基于现场可编辑逻辑门阵列(field-programmable gate array,FPGA)的以太网控制自动化技术(Ethernet for control automation technology,EtherCAT)的主站实现方案.以软核方式用NiosⅡ实现协议栈,包括应用层、数据链路层及网卡驱动;主站时钟以FPGA实现普通晶振的频率补偿,使主站以稳定时钟频率同步于参考时钟;实现主站与伺服驱动器之间的通信与运动控制.实验表明,基于FPGA软核的EtherCAT主站不仅可以纳秒级同步时间控制整个主从系统,实现与伺服通信和控制的任务,还可充分利用FPGA的逻辑单元,节省硬件资源,并且所有模块均可在FPGA上实现,为高速、高精度、多通道数控(computer numerical control,CNC)技术的实现提供一种紧凑快捷的解决方案.

关键词：数控技术、现场可编辑逻辑门阵列、以太网控制自动化技术协议、现场总线、开放系统互连参考模型

所属期刊栏目：10

分类号：TP393.1(计算技术、计算机技术)

在线出版日期：2021-11-08（万方平台首次上网日期，不代表论文的发表时间）

页数：共6页

页码：131-136