SRAM型FPGA的抗SEU方法研究

摘要：

通过分析静态随机访问存储器(Static Random Access Memorg,SRAM)型现场可编程门阵列(Field Programable Gate Array,FPGA)遭受空间单粒子翻转(SEU)效应的影响,并比较几种常见的抗SEU技术:三模冗余(Triple Module Redwcdancy,TMR)、纠错码(Error Correction Code,ECC)和擦洗(Scrubbing),提出了一种硬件、时间冗余相结合的基于双模块冗余比较的抗SEU设计方法.在FPGA平台上对线性反馈移位寄存器(Linear Feedback Shift Register,LFSR)逻辑进行软件仿真的抗SEU验证实现,将各种容错设计方法实现后获得的实验数据进行分析比较.结果表明,64阶LFSR的抗SEU容错开销与基于硬件的TMR方法相比,可以节省92%的冗余逻辑资源;与基于时间的TMR相比,附加时间延迟缩短26%.

关键词：单粒子翻转、现场可编程门阵列、三模冗余、错误代码校验、空间电子干扰

所属期刊栏目：27

分类号：P1(天文学)

资助基金：国家重点基础研究发展计划973计划

在线出版日期：2007-10-22（万方平台首次上网日期，不代表论文的发表时间）

页数：共9页

页码：57-65