基于忆阻器混合CMOS的三模元余锁存器

摘要：

忆阻器的出现为后摩尔时代提供了 一个全新的方案以顺应更大的集成密度.为了研究其在数字电路中的应用,发挥潜在优势,本文首先介绍了忆阻器模型及比例逻辑构成的基本逻辑电路,随后提出了基于忆阻器混合CMOS的三模冗余D锁存器.所提出的三模冗余锁存器总体结构主要分为新型忆阻D锁存器的设计和三人表决器构建两个部分,能够在减小电路面积的同时实现电路可靠性的提升,为电路级抗辐射加固技术提供了一种新的思路.

关键词：忆阻器、CMOS、三模冗余、锁存器

所属期刊栏目：33

分类号：TN405;TN710.5;TP302.8

资助基金：抗辐射应用技术创新中心创新基金KFZC2021010202

在线出版日期：2024-02-27（万方平台首次上网日期，不代表论文的发表时间）

页数：共6页

页码：51-56