一种基于55nm工艺的超前进位加法器设计

摘要：

加法器作为数字电路中的重要组件,其计算速度对系统性能至关重要.本文对加法器电路进行了深入研究,基于4进制Kogge-Stone树结构和多相时钟控制改进后的多米诺动态电路,设计了一种64位超前进位加法器,并完成全定制版图设计.该加法器采用55nmCMOS工艺,在3.7 GHz的时钟频率下,关键路径延时为372 ps,平均功耗为24.47 mW,功耗延时积为9.1 pJ,版图总面积约为29482μm2.这些结果显示,所提出的设计方案在性能方面取得了显著的改进.它不仅提高了加法器电路的计算速度,还有效降低了功耗和占用的芯片面积.

关键词：加法器、Kogge-Stone、超前进位

所属期刊栏目：32

分类号：TP342.21;TN710;TN402

在线出版日期：2023-08-31（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：49-53