建模分析GaN基二极管的p型结终端影响

摘要：

为防止功率器件局部电场尖峰导致的初始撞击电离和破坏性击穿,通常硅(Si)或碳化硅(SiC)基器件采用边缘终端结构,而该技术在氮化镓(GaN)基功率器件上受限于加工工艺而未能普及.本文基于器件级仿真计算,拟用p型GaN和p型氧化镍(NiO)分别作为结终端(JTE),来分析GaN基准垂直肖特基二极管的耐压机制.基于仿真结果推测p型NiOJTE可显著提高二极管的耐压,这得益于NiO和GaN异质界面存在带阶差形成的势垒,可阻碍少数载流子形成漏电流.

关键词：氮化镓、氧化镍、二极管、结终端、耐压

所属期刊栏目：32

分类号：TN311.7;TP391.9;TN771

在线出版日期：2023-07-27（万方平台首次上网日期，不代表论文的发表时间）

页数：共6页

页码：48-52,91