一种低延时可配置FFT加速器的设计与实现

摘要：

本文对基-2 FFT算法进行了改进,采用并行流水线结构,设计实现了一种低延时可配置的快速傅里叶变换(Fast Fourier Transform,FFT)加速器.提出了一种新型"二分法"频率抽取的方法,按FFT运算顺序抽取数据,减少了等待时间;优化每一级FFT运算存储单元数量及旋转因子存储方式,降低了存储资源需求.基于Verilog语言完成FFT加速器的设计,采用Matlab和Modelsim完成数值计算和仿真验证,仿真结果与计算结果一致.加速器支持可配置采样点数作为输入进行运算,在时钟频率为200MHz时,完成一次1024点复数FFT运算仅需2.65μs.

关键词：FFT加速器、"二分法"频率抽取、低延迟、可配置

所属期刊栏目：32

分类号：TP309;TN99;TP274

在线出版日期：2023-07-27（万方平台首次上网日期，不代表论文的发表时间）

页数：共7页

页码：41-47