一种14位2MS/s逐次逼近型模数转换器的设计

摘要：

本文提出了 一种14位2MS/s逐次逼近型模数转换器(Successive Approximation Register Analog-to-Digital Converter,SAR ADC).电路在基于顶板采样和Vcm-Based电容切换时序的二进制权重电容电荷再分配型传统模数转换器的基础上,通过采用开关电容无源积分器和多输入对全动态比较器累加转换余差电压实现二阶噪声整形结构抑制信号带内噪声,使得本设计在同等采样电容阵列下融合了SARADC和△∑ ADC的优点,具有更高分辨率以及更低功耗.本设计采用SMIC0.18um CMOS工艺,仿真结果表明,在3.3V电源电压,2MS/s采样率下,功耗为1.95mW,过采样率(Over Sample Ration,OSR)为16时,信号噪声失真比(SNDR)为81.76dB,无杂散动态范围(SFDR)为89.14dB,有效位数(ENOB)为 13.29 位.

关键词：SAR ADC、全动态比较器、噪声整形

所属期刊栏目：32

分类号：TN432;TN792;TN919.5

在线出版日期：2023-03-08（万方平台首次上网日期，不代表论文的发表时间）

页数：共6页

页码：46-50,62