期刊专题

10.3969/j.issn.1681-5289.2022.07.010

一种LPDDR4 ZQ校准锁存电路

引用
低功耗第4代双倍速率(Low Power Double Data Rate 4,LPDDR4)同步动态随机存储器(Syn-chronous Dynamic Random-access Memory,DRAM)中,ZQ校准完成之后生成与ZQ校准时钟同步的内部更新时钟来更新缓存的ZQ校准代码,当收到校准锁存命令后将其锁存到OCD(off chip drive).然而,由于校准锁存命令是根据ZQ校准电路外部的主时钟产生的,与更新时钟是异步的,两者可能会太接近,更新和锁存校准代码同时发生,从而锁存错误的校准代码.本文中电路可以检测更新时钟和锁存命令的位置关系,如果两者在一个设定的时间窗口,则门控出下一个锁存脉冲再次锁存校准的结果,保证锁存时校准结果是稳定的.

LPDDR4、DRAM、ZQ、校准锁存

31

TN792;TP335;TN433

2022-08-09(万方平台首次上网日期,不代表论文的发表时间)

共2页

53-54

暂无封面信息
查看本期封面目录

中国集成电路

1681-5289

11-5209/TN

31

2022,31(7)

专业内容知识聚合服务平台

国家重点研发计划“现代服务业共性关键技术研发及应用示范”重点专项“4.8专业内容知识聚合服务技术研发与创新服务示范”

国家重点研发计划资助 课题编号:2019YFB1406304
National Key R&D Program of China Grant No. 2019YFB1406304

©天津万方数据有限公司 津ICP备20003920号-1

信息网络传播视听节目许可证 许可证号:0108284

网络出版服务许可证:(总)网出证(京)字096号

违法和不良信息举报电话:4000115888    举报邮箱:problem@wanfangdata.com.cn

举报专区:https://www.12377.cn/

客服邮箱:op@wanfangdata.com.cn