一种先进工艺下的数字标准单元的性能评估方法

摘要：

在先进工艺下随着晶体管尺寸的减小,导线寄生参数对于芯片性能的影响占比愈加增大.因此,在标准单元的性能评估中需考虑导线参数的影响以提高性能参数的准确性,以提高芯片设计的精准性.同时,在实际的芯片中,不同单元间的连接导线网络的多扇出网状结构和多层金属连接结构使导线网络的结构复杂多变.目前在使用传统的电阻-电容(RC)网络模型时无法对导线的参数变化进行精准仿真.另外,实际芯片环境下的标准单元性能的仿真和制造测试需要在布局布线完成及整体流片完成后才能进行,故无法快速及时的对标准单元设计进行反馈改进.本文提出一种通过金属线单元拼接组合方式模拟真实布线的方案,可以简单方便准确的模拟实际的导线网络环境,有利于对于标准单元在实际的导线连接环境下的快速仿真和制造测试.通过该方案可以在前期对于实际使用环境中的标准单元的频率功耗进行评估,进而通过更加精准的标准单元数据提升芯片设计准确性.

关键词：标准单元、性能测试、导线寄生参数

所属期刊栏目：31

分类号：TP399;TN955.2;TP273

在线出版日期：2022-08-09（万方平台首次上网日期，不代表论文的发表时间）

页数：共7页

页码：41-47