一种基于RapidIO通信协议的64b/67b码组边界锁定设计

摘要：

本文介绍了基于RapidIO通信协议的64b/67b编码技术以及67b码组的概念,并针对码组边界的锁定难题提出了 一种易于实现的逻辑设计,该设计实现了将由底层Serdes接收到的乱序67bit数据重新组合,从而锁定正确的67bit数据边界的功能.使用verilog硬件描述语言实现设计,硬件功能通过仿真编译工具验证.

关键词：RapidIO、64b/67b、码组边界

所属期刊栏目：31

分类号：TP312;TN929.11;G203

在线出版日期：2022-06-16（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：37-41