10.3969/j.issn.1681-5289.2022.01.009
一种基于ALU运算单元的译码分配电路设计
本文介绍了一种基于ALU运算单元的译码器分配电路硬件设计,利用verilog硬件描述语言实现整体设计,并利用仿真编译工具对硬件功能进行验证.该译码分配电路实现了对ALU指令行进行逻辑解析,译成各个控制字,控制ALU指令的执行.
ALU运算单元;译码;分配
31
2022-03-07（万方平台首次上网日期，不代表论文的发表时间）
共5页
60-64
10.3969/j.issn.1681-5289.2022.01.009
ALU运算单元;译码;分配
31
2022-03-07（万方平台首次上网日期，不代表论文的发表时间）
共5页
60-64
国家重点研发计划“现代服务业共性关键技术研发及应用示范”重点专项“4.8专业内容知识聚合服务技术研发与创新服务示范”
国家重点研发计划资助 课题编号：2019YFB1406304
National Key R&D Program of China Grant No. 2019YFB1406304
©天津万方数据有限公司 津ICP备20003920号-1
违法和不良信息举报电话：4000115888 举报邮箱：problem@wanfangdata.com.cn
