FPGA嵌入式多位宽SRAM的加固设计与实现

摘要：

本文基于汉明码EDAC算法提出了一种现场可编程门阵列(FPGA)嵌入式多位宽SRAM(BRAM)抗辐射加固方法.通过开发FPGA程序,利用FPGA资源配置编解码电路,简化了BRAM的内部结构,从而使芯片面积、成本降低;利用状态机进行数据容错处理,提高了系统可靠性.通过上述方法解决了在复杂空间环境下,多位宽BRAM不易加固的技术问题.本方法已成功应用于中电科五十八所某款FPGA中.经测试表明:根据配置实现了8bit、16bit、32bit位宽数据抗辐照加固,且BRAM抗单粒子翻转阈值达到37MeV.cm2/mg以上.

关键词：FPGA、BRAM、多位宽、EDAC、状态机

所属期刊栏目：30

分类号：TN492(微电子学、集成电路（IC）)

资助基金：国家自然科学基金项目61704161

在线出版日期：2021-04-02（万方平台首次上网日期，不代表论文的发表时间）

页数：共6页

页码：24-28,44