一种高稳定性低功耗自偏置锁相环设计

摘要：

设计了一种高稳定性低功耗的自偏置锁相环,采用单电荷泵结构,并加入了快速启动电路,在不增加功耗的前提下,减小了环路的锁定时间.电路具有固定的阻尼因子,同时通过推导计算,确定了电路参数,使电路处于相位裕度最佳点附近,因此提高了锁相环(PLL)电路的稳定性.在SMIC 40 nm CMOS工艺模型下仿真,结果表明,该PLL电路工作频率范围为62.5～1500 MHz,在500 MHz输出频率的相位噪声为-97.56 dBc@1 MHz,1.1V电源供电下消耗功耗2.5 mW.输出频率为500 MHz时,锁定时间小于2 μs.

关键词：锁相环、相位裕度、自偏置、阻尼因子、电荷泵

所属期刊栏目：28

资助基金：国家自然科学基金资助项目61471310

在线出版日期：2019-08-14（万方平台首次上网日期，不代表论文的发表时间）

页数：共6页

页码：23-28