基于数字方式实现的锁相环自测试电路

摘要：

时钟抖动、时钟精度和锁相环倍频功能是否符合预定规格是评价锁相环好坏的重要参数,但高精度的锁相环对应的测试设备昂贵、测试周期长且需要专业人士进行操作,大大增加了中小型设计公司项目的测试成本和时间.本文介绍了一种自主研发的数字电路,该电路采用纯数字方式实现锁相环(PLL)的功能测量、精度测量(＜0.1％)和时钟抖动测量(峰-峰值Jpp＜100ps,均方根值Jrms＜15ps).

关键词：锁相环、时钟精度、时钟抖动、数字电路

所属期刊栏目：27

在线出版日期：2018-09-13（万方平台首次上网日期，不代表论文的发表时间）

页数：共6页

页码：27-32