40/28纳米存储器IP技术综述

摘要：

本文介绍了28nm/40nm存储器IP的设计挑战及智原科技提供的相应解决方案.硅验证的结果也证明了有效性.这些技术包括:ROM设计裕度改进、SRAM读写辅助方案、在低VCC电压自适跟踪的检测裕度控制方案和在双端口SRAM中同时访问双端口时单元电流增强.所提出的方法都是对工艺参数波动容忍,适合编译器的有效解决方案并减少面积开销.

关键词：静态随机存取存储器、负位线、半选择干扰、字线下驱动、升压字线

所属期刊栏目：27

在线出版日期：2018-09-10（万方平台首次上网日期，不代表论文的发表时间）

页数：共6页

页码：31-36