基于倒装芯片焊球阵列封装的高速串行器/解串器接口的信号完整性分析与优化

摘要：

串行器/解串器接口是一种高速率的串行数字接口.高度定制化的串行器/解串器接口的通道数据速率可达到28吉比特每秒或更高.在本文中,研究了用于高速网络数据传输应用的28吉比特每秒串行器/解串器接口倒装芯片封装设计对信号传输质量的影响.使用Cadence的3D-EM电磁场仿真工具来实现多层倒装芯片封装基板的信号完整性分析与设计优化,以获得最佳的插入和回波损耗.另外,本文还研究了在芯片封装级别影响串行器/解串器接口信号传输性能的因素以及控制信号传输质量的方法.

关键词：串行器/解串器、倒装芯片封装、信号完整性、Cadence 3D-EM

所属期刊栏目：26

分类号：TN41(微电子学、集成电路（IC）)

资助基金：国家自然科学基金00000000;国家高技术研究发展计划863计划2008AA000000

在线出版日期：2017-12-11（万方平台首次上网日期，不代表论文的发表时间）

页数：共6页

页码：66-70,74