利用Formal引擎提升复杂设计跨时钟域的检查和验证效率

摘要：

为了减少复杂设计中可能的亚稳态风险,不少公司都采用工具或人工来检查设计中存在跨时钟域的问题.传统的检查方法只能检查设计中是否做了跨时钟域的处理,却无法检查处理得是否合理,而静态Formal验证技术采用数学穷举的方法,利用断言对设计中的同步器进行快速验证,确保数据的可靠传输,有效避免了一些设计缺陷.Mentor公司的Questa CDC和Formal工具可以对设计进行跨时钟域的检查,并可用Formal引擎证明设计中跨时钟域同步器与其断言的一致性,可极大地提高复杂设计的验证效率和鲁棒性.

关键词：亚稳态、跨时钟域检查、静态验证技术Formal、断言

所属期刊栏目：26

分类号：TP3;TN9

在线出版日期：2017-04-18（万方平台首次上网日期，不代表论文的发表时间）

页数：共6页

页码：70-75