免缩放因子CORDIC算法改进及FPGA实现

摘要：

本设计对免缩放因子CORDIC算法进一步改进,改进包括进一步减少迭代次数和减少双步CORDIC算法中区间折叠模块输出调整方式.将改进后的算法与免缩放因子单步算法和免缩放因子双步算法相结合,给出一种正余弦波形产生的架构.用Verilog编写RTL级实现改进后的架构代码,仿真输出与Matlab数据对比,其中正余弦误差都集中在2％以下.在Altera EP2C70F89C6芯片上做FPGA验证,时钟频率可达1000MHz.

关键词：算法改进、CORDIC、免缩放因子、modelsim、matlab

所属期刊栏目：26

分类号：TN99

在线出版日期：2017-04-18（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：62-66