基于100Gbps光传输网络的RS(255,239)译码器设计

摘要：

本文就基于100Gbps光传输网络的RS(255,239)译码问题,给出了一种并行译码的电路实现设计方案.该设计方案在充分考虑100Gbps光传输网络中的高速时钟需求的同时,也尽量考虑了将硬件逻辑资源的消耗降低.文中最后给出了仿真及FPGA综合结果.

关键词：100Gbps光传输网络、RS(255、239)、并行译码、高速时钟

所属期刊栏目：24

分类号：TP3;TN9

在线出版日期：2015-12-01（万方平台首次上网日期，不代表论文的发表时间）

页数：共6页

页码：20-24,32