低压高速鉴频鉴相器的设计

摘要：

本文分析了传统的鉴频鉴相器(PFD)的非理想效应,提出了一种新型的高速低压鉴频鉴相器.该设计采用NSTSPC触发器,进行前置双模式复位,从而在较低的工作电压和较高的鉴相频率情况下,很好的抑制死区和第四态的出现,有接近正负2π的鉴相范围和较好的线性度.电路采用了CSMC 0.35um CMOS工艺进行设计.仿真结果显示该PFD可在2.4V电压、250 MHz频率下实现正确的线性鉴频鉴相功能,工作中平均消耗电流为30uA.

关键词：PFD、NSTSPC、高速、死区

所属期刊栏目：24

在线出版日期：2015-06-11（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：53-56