一种压缩可测性设计的研究实现

摘要：

本文针对固定管脚芯片可测性设计中测试向量庞大和测试时间过长问题,提出了一种有效的压缩可测性设计,改进了传统并行扫描测试设计.该设计方法在SMIC 0.18 μm工艺下一款电力载波通信芯片设计中验证,仿真结果表明压缩扫描可测性设计能有效减少测试向量数目,从而减小芯片测试时间.

关键词：可测性设计、扫描链测试、压缩可测性测试、测试向量

所属期刊栏目：23

分类号：TP3;TP2

在线出版日期：2014-11-25（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：73-76