基于MCU芯片的逻辑综合研究

摘要：

本文主要阐述了在深亚微米下面的逻辑综合的过程.对综合过程的主要的逻辑约束进行详细分析,并根据MCU芯片的结构特点,进行时钟的定义.同时,本文详细分析了时钟定义、电源、复位等问题的处理方法,最后达到时序收敛.再对满足时序的综合结果进行可测性设计,测试覆盖率达到99.5％.

关键词：时序约束、时序收敛、测试覆盖率

所属期刊栏目：23

分类号：TP3;TN4

在线出版日期：2014-11-25（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：52-55