10亿逻辑门的挑战——谈大型SoC设计的CDC验证

摘要：

1 简介
芯片的设计尺寸和复杂度不断增加,功耗约束越来越苛刻,导致芯片内异步时钟爆炸性增长.由于错误的异步信号传输设计将会导致许多在单时钟域设计中不曾出现的问题,因此,设计和验证团队不得不花费大量的时间来验证芯片异步信号传输设计的正确性.

机标关键词：逻辑门、设计尺寸、信号传输、异步时钟、芯片、验证、时钟域、复杂度、爆炸性、增长、团队、功耗

所属期刊栏目：23

分类号：X93;TH1

在线出版日期：2014-07-29（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：63-65,84