总线事务级验证模型仿真性能研究

摘要：

系统芯片的功能验证一直是芯片设计中最具挑战性的部分.基于事务的验证方法学被用来解决功能验证中的困难.该方法学通过提高验证的抽象层次来降低验证复杂度.但同时也对使用该方法学构建的验证平台组件可重用性有了更高的要求.其中总线功能模型可以在验证中模拟设计中的其他模块,是构建验证平台的重要组件.本文在方法学的基础上,讨论了两种类型的总线功能模型,并给出了verilog硬件描述语言的实现模型,最后通过实验比较了两种总线功能模型的仿真性能.

关键词：功能验证总线功能模型事务验证平台

所属期刊栏目：22

分类号：TP3;TN4

在线出版日期：2013-09-09（万方平台首次上网日期，不代表论文的发表时间）

页数：共6页

页码：23-27,51