Cadence Encounter与Virtuoso设计平台获得TSMC 20纳米Phase I认证

摘要：

Cadence日前宣布针对20纳米设计、实现和验证／签收，Cadence的Encounter数字与Virtuoso定制／模拟设计平台获得了TSMC Phase I认证。TSMC认证了该20纳米设计规则手册（DRMs）的工具以及SPICE模型。早期应用者正在使用该流程与工具，同时TSMC、Cadence和设计工程师们正在继续展开密切合作。

关键词：Cadence、Virtuoso、Phase、TSMC、纳米设计、设计平台、认证、SPICE模型

分类号：TN402(微电子学、集成电路（IC）)

在线出版日期：2012-09-11（万方平台首次上网日期，不代表论文的发表时间）

页数：共1页

页码：7-7