高效能,低功耗DDR2控制器的硬件实现

摘要：

随着SoC芯片内部总线带宽的需求增加,内存控制器的吞吐性能受到诸多挑战.针对提升带宽性能的问题,可以从两个方面考虑,一个办法是将内存控制器直接跟芯片内部几个主要占用带宽的模块连接,还要能够对多个通道进行智能仲裁,让他们的沟通不必经过内部的AMBA总线,甚至设计者可以利用高效能的AXI总线来加快SoC的模块之间的数据传输.另一个办法就是分析DDR2 SDRAM的特性后设计出带有命令调度能力的控制器来减少读写次数,自然就能够降低SoC芯片的功耗,为了节能的考虑还要设计自动省电机制.本文为研究DDR2 SDRAM控制器性能的提升提供良好的思路.

关键词：SoC、AMBA、DDR2、SDRAM

所属期刊栏目：20

分类号：TP3;TN3

在线出版日期：2011-09-14（万方平台首次上网日期，不代表论文的发表时间）

页数：共8页

页码：58-65