超深亚微米数字电路的低功耗设计

摘要：

随着集成电路逻辑复杂度日益提高,而工艺尺寸进入了超深亚微米数量级,低功耗设计已经成为整个SOC设计中关键的问题之一.电源电压是影响功耗的最重要因素,而阈值电压、体偏压和时钟频率也对功耗有影响.目前,对于数字电路,已经研发出一些有效地进行功耗管理,降低功耗的技术,并已应用于具体项目中.本文首先综述性地介绍几种低功耗设计方法,包括:多阈值电压CMOS技术;多电源电压;门控时钟;动态电压频率调制;动态体偏压调制;加入电源门控、以及状态可保持的电源门控技术,并逐一讨论了它们对降低功耗的具体作用.最后,针对最新的基于通用功耗格式的状态保持电源门控技术,本文概述其实现步骤.

关键词：超深亚微米、动态功耗、静态功耗、多阈值电压CMOS、多电源电压、动态电压频率调制、状态可保持的电源门控、通用功耗格式

所属期刊栏目：20

分类号：TN432(微电子学、集成电路（IC）)

在线出版日期：2011-09-14（万方平台首次上网日期，不代表论文的发表时间）

页数：共7页

页码：25-30,52