一种用于14 bit SAR ADC的DAC设计

摘要：

本文设计了用于14bit逐次逼近型模数转换器(SAR ADC)的DAC电路.针对该DAC,介绍一种全差分分段电容阵列结构以缩小DAC的版图面积;高二位权电容采用热码控制,用以改善高位电容在转换时跳变的尖峰以及DAC的单调性;对电容阵列采用数字校准技术,减小电容阵列存在的失配,以提高SAR ADC精度.校准前,SAR ADC的INL达到10LSB,DNL达到4LSB;与校准前相比,校准后,INL<0.5LSB,DNL<0.6LSB.仿真结果表明,本DAC设计极大改善SAR ADC的性能,已达到设计要求.

关键词：逐次逼近型模数转换器、DAC、分段电容阵列、热码控制、数字校准技术

所属期刊栏目：19

分类号：TN9;TP3

资助基金：福建省自然科学基金重点项目2007J0003;福建省科技重大专项2009HZ0007-1

在线出版日期：2011-01-28（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：29-33