基于Niosll的SDH性能告警处理平台及实现

摘要：

针对系统对于SDH性能告警处理方面的需求,利用Altera低成本的FPGA开发设计了基于NiosII嵌入式CPU的处理平台,利用SOPC Builder创建了NiosII SoC硬件系统,开发了嵌入式软件,从而实现对外围ASIC芯片的配置和性能告警处理算法.

关键词：SDH、FPGA、NiosII

所属期刊栏目：18

分类号：TN9;TP3

在线出版日期：2009-08-13（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：25-27