基于DDR2控制器的主从结构DLL的研究与设计

摘要：

提出了一种适用于DDR2控制器的主从结构的DLL的研究与设计,在不同的工艺、电压和温度(PVT)条件下,DLL所产生的时钟保证DDR2在读数据时,数据经过传输线传输后能被正确的采样;写数据时,DLL产生的时钟能精准地控制倍率转化.模拟仿真结果表明在0.13μm CMOS工艺下,该结构具有良好的性能特性,满足设计要求.该结构同样可用于其它需要固定延迟的电路.

关键词：DDR2、倍率转换、主从延迟锁定环

所属期刊栏目：18

分类号：TP3;U46

资助基金：安徽省自然科学基金项目050420204

在线出版日期：2009-04-24（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：44-47