异步DSP核心设计:更低功耗,更高性能

摘要：

@@ 目前,处理器性能的主要衡量指标是时钟频率.绝大多数的集成电路(IC)设计都基于同步架构,而同步架构都采用全球一致的时钟.这种架构非常普及,许多人认为它也是数字电路设计的唯一途径.然而,有一种截然不同的设计技术即将走上前台:异步设计.

机标关键词：异步设计、DSP核、数字电路设计、低功耗、架构、同步、时钟频率、设计技术、集成电路、衡量指标、处理器、性能、途径

所属期刊栏目：17

分类号：TN8;TM1

在线出版日期：2009-06-05（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：91-94