基于SOC的VC-1解码器软硬件协同设计及验证

摘要：

提出了一种VC-1硬件解码器的SOC/ASIC设计方案,并在具体实现电路的基础上,重点讨论了软硬件协同设计方案及其验证策略的设计考虑.该设计方案已经通过基于FPGA的系统级验证.结果证明,设计方案完全可行.

关键词：VC-1、解码器、专用集成电路、系统级芯片、FPGA、验证

所属期刊栏目：17

分类号：TN4(微电子学、集成电路（IC）)

在线出版日期：2008-05-27（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：38-42