片上网络的功耗研究

摘要：

随着芯片上晶体管数量发展到10亿数量级,功耗逐渐成为芯片设计的首要制约因素.本文分别从CMOS电路和网络通讯两个层面上来分析片上网络(NoC)的功耗,并给出了相应的功耗模型.利用不同的功耗模型,从物理方法、软件方法、网络拓扑三个方面来研究NoC的功耗设计问题.

关键词：片上网络、CMOS、功耗模型、拓扑

所属期刊栏目：16

分类号：TN4(微电子学、集成电路（IC）)

在线出版日期：2008-05-12（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：28-31,35