10.3969/j.issn.1681-5289.2007.09.010
用于谐波检测中的数字低通滤波器的设计
谐波检测中数字低通滤波器的设计是关键.本文通过选用现场可编程逻辑器件(FPGA)确定了数字低通滤波器的硬件实现方案,并按照层次化、模块化、参数化的设计思路,采用VHDL硬件描述语言进行了硬件设计并进行了仿真验证,为电力有源滤波器谐波检测中低通滤波器设计提供了参考.
谐波检测、数字低通滤波器、FPGA、VHDL、APF
16
TN7(基本电子电路)
2008-06-17(万方平台首次上网日期,不代表论文的发表时间)
共5页
53-57