一种低压低功耗CMOS折叠-共源共栅运算放大器的设计

摘要：

本文设计了一种低压低功耗CMOS折叠一共源共栅运算放大器.该运放的输入级采用折叠-共源共栅结构,可以优化输入共模范围,提高增益;由于采用AB类推挽输出级,实现了全摆幅输出,并且大大降低了功耗.采用TSMC 0.18μm CMOS工艺,基于BSIM3V3 Spice模型,用Hspice对整个电路进行仿真,结果表明:与传统结构相比,此结构在保证增益、带宽等放大器重要指标的基础上,功耗有了显著的降低,非常适合于低压低功耗应用.目前,该放大器已应用于14位∑-△模/数转换电路的设计中.

关键词：运算放大器、折叠-共源共栅、AB类输出、低压低功耗

所属期刊栏目：16

分类号：TN402(微电子学、集成电路（IC）)

资助基金：陕西省西安市科技计划XA-AM-200503

在线出版日期：2008-06-17（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：40-44