战胜CMOS Scaling的研究挑战:半导体业发展方向

摘要：

不论是过去、现在还是未来,系统需求的增长都推动着硅半导体技术的发展.过去的40年中,如摩尔定律[1]所描述,晶体管在CMOS Scaling理论[2]的引导下,密度和性能方面持续化和系统化增长,从而成为硅半导体技术进步中的一个极为成功的工艺技术.当半导体行业演进到45纳米节点或更小尺寸的时候,硅CMOS器件的Scaling将引发巨大的技术挑战.其中两大挑战是不断增长的静态功耗和不断增长的器件特性的不一致性(variability).这些问题来源于CMOS工艺快要到达原子理论和量子力学所决定的物理极限.它们常常被作为摩尔定律将被"打破"或是CMOS Scaling行将终止的论据为了解决这些挑战,业界提出了以下3种主要方法:通过材料和器件架构的创新来扩展硅的Scaling;通过由硅通孔组成的三维结构来提高集成度和使用芯片堆叠技术增强功能和并行性;探究后硅时代CMOS的创新,这涵盖基于迥然不同的物理规律、新材料和新工艺的全新纳米器件,比如自旋电子学、碳纳米管、纳米线缆和分子结构.

机标关键词：半导体技术、增长、器件特性、碳纳米管、摩尔定律、硅半导体、工艺、自旋电子学、主要方法、增强功能、原子理论、芯片堆叠、系统需求、物理规律、问题来源、三维结构、纳米器件、量子力学、静态功耗、技术挑战

所属期刊栏目：16

分类号：F6(邮电经济)

在线出版日期：2008-04-14（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：20-23