总线时钟结构

摘要：

@@ 大部分并行总线和高速串行总线的区别主要在于发送端和接收端不同的同步方式.由于其很高的复杂性,总线时钟结构成为芯片架构的最主要部分(表1).

机标关键词：串行总线、芯片架构、同步方式、并行总线、接收端、发送端、时钟、构成

所属期刊栏目：15

分类号：TP3(计算技术、计算机技术)

在线出版日期：2008-04-14（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：54-56