GHz波段跳频锁相环关键技术研究

摘要：

介绍了一种除低通滤波器片外单片集成锁相环(Phase-Locked Loop,PLL)频率综合器设计.整个设计对压控振荡器、双模预分频器(Dual-Modulus Prescaler,DMP)与电荷泵(Charge Pump,CP)等锁相环关键模块分别作了优化与改进,提高了各项设计性能.压控振荡器(Voltage Controlled Oscillator,VCO)输出最高频率为1.25GHz时相位噪声为-118.43dBc/Hz@1MHz,VCO调谐范围为250MHz.双模预分频器实现了高精度低抖动低功耗设计,双模预分频器分频输出118.3MHz时,峰峰抖动小于20ps而功耗仅3.2mA.

机标关键词：波段、跳频、集成锁相环、双模预分频器、压控振荡器、低功耗设计、优化与改进、频率综合器、低通滤波器、相位噪声、输出、设计性能、关键模块、低抖动、调谐范围、高频率、高精度、电荷泵、单片

所属期刊栏目：15

分类号：TN4(微电子学、集成电路（IC）)

在线出版日期：2008-04-14（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：20-23,43