印制电路板拼板中测试图形位置设计改进

摘要：

介绍一种实现在同一电路板上将测试板和生产板合二为一方法,其特点是直接将测试图形转移到量产板的工艺边上,大幅提高整个拼板的利用率;同时测试图形还可分布在不同小单元的工艺边,实现最小单元图形的精确测试,大幅保障产品的良率;此外进行测试取样时,不会破坏成型区的出货单元,大幅减少报废率;可同时满足客户出货测试和印制板制作测试的两者同步检测,避免相关品质纠纷的发生.

关键词：高利用率、拼板设计、成型区

所属期刊栏目：27

分类号：TN41(微电子学、集成电路（IC）)

在线出版日期：2019-08-30（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：12-14