具有邻域子空间电路模块的低功耗测试设计

摘要：

本论文提出了具有邻域子空间电路模块的基于累加器测试的低功耗测试方法.该方法将测试矢量进行伪格雷码编码以降低电路的开关活动率,从而减少测试功耗.FPGA实现的由3~2计数器构成的8位行波进位加法器的实验表明,该方法降低了约17%的测试动态功耗.接着研究了该低功耗测试的硬件实现.通过复用电路中的加法器,巧妙、成功地避免了额外逻辑异或功能模块的引入.该设计将测试的额外硬件开销降至最低且不需要电路结构的调整.该低功耗测试方法能测试出邻域子空间对应电路基本组建模块内的任意固定性组合失效,且不会降低原电路的性能.

关键词：低功耗、设计、测试生成器

所属期刊栏目：31

分类号：TN98

资助基金：国家自然科学基金90407007;西华大学人才培养/引进基金R0820207;四川省科技厅应用基础05JY029-137;西华大学重点科研基金2G0720901

在线出版日期：2010-04-28（万方平台首次上网日期，不代表论文的发表时间）

页数：共6页

页码：137-142