基于FPGA的九点插值自适应图像缩放算法设计

摘要：

为了能够在现场可编程门阵列(Field Programmable Gate Array,FPGA)硬件平台上实现速度快、质量高的图像缩放,提出一种九点插值自适应缩放算法.首先提出九点插值基本算法以减少逻辑资源用量,达到的图像缩放效果明显优于最近邻域插值算法,但略差于双线性插值算法,且图像边缘不够清晰.为了优化九点插值基本算法对图像边缘的缩放效果,提出了九点插值与最近邻域插值算法相结合的自适应缩放算法,通过MATLAB和FPGA对以上算法分别进行软件、硬件的对比分析和实验验证.实验结果表明,自适应九点插值算法比最近邻域、双线性插值图像缩放算法的峰值信噪比提高0.3～2.5 dB,并且硬件资源消耗量比双线性插值减少了约20%.该算法减轻了传统算法的图像边缘模糊与图像严重失真问题,且占用FPGA资源少,有更高的应用价值.

关键词：图像缩放、现场可编程门阵列、线性插值、自适应插值

所属期刊栏目：38

分类号：TP391.4(计算技术、计算机技术)

在线出版日期：2023-08-18（万方平台首次上网日期，不代表论文的发表时间）

页数：共9页

页码：1075-1083