一种适于GNSS信号快捕的FFT核的设计与实现

摘要：

针对GNSS信号捕获的要求,在Quartus Ⅱ 7.2集成开发环境下,采用Verilog HDL语言,设计了一种256点复数基2时间抽取FFT处理器.利用Matlab工具联合Quartus Ⅱ进行仿真,提高仿真效率,并最后进行硬件测试.结果表明,本文设计的FFT处理器具有较小的面积和较高的处理速度,能够满足GNSS接收机信号处理的要求.

关键词：快速傅里叶变换、现场可编程门阵列、联合仿真、Verilog HDL语言

所属期刊栏目：33

分类号：TN911.72

在线出版日期：2013-08-02（万方平台首次上网日期，不代表论文的发表时间）

页数：共6页

页码：28-33