基于通道自适应动态网络剪枝算法的FPGA加速器设计与实现

摘要：

深度神经网络在移动端的部署是其在实际应用中很重要的环节,但是网络的规模越来越庞大,为了减少网络模型推理时的计算成本,提出一种动态神经网络剪枝算法.通过改进激活函数,依据输入选择不同的网络通道,在推理过程中动态选择要运算的网络结构.为了使该算法在实际使用中加速明显;采用现场可编程门阵列(Field Programmable Gate Array,FPGA)设计了一款适应动态剪枝算法的硬件加速器,专门针对动态通道自适应选择.实验在ZYNQ开发板上进行,根据开发板的硬件资源情况设计卷积运算和动态选择的运算单元,采用ResNet网络簇在CIFAR-10和CIFAR-100数据集验证加速器的效果,同时与GPU运算的精度、速度进行对比.

关键词：模型压缩;动态网络剪枝;激活函数;FPGA;加速器

所属期刊栏目：33

分类号：TP391(计算技术、计算机技术)

资助基金：西藏大学研究生高水平人才培养计划项目00060701

在线出版日期：2022-02-23（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：66-68