基于Kintex?7 FPGA的DDR3 SDRAM高速访存控制器优化与实现

摘要：

针对高速视频图像在跨时钟域数据交互中存在的帧交错及DDR3 SDRAM带宽利用率较低的问题,提出一种新的DDR3 SDRAM访存控制方法,实现多路视频数据快速、高效访存.以Kintex?7 FPGA为控制核心,在VIVADO MIG IP核基础上,实现读写位宽比为10:1的异步FIFO,并结合RAM构建读写缓存控制模块,提高DDR3 SDRAM带宽利用率.设计不完全乒乓操作,并采用分区缓存确保帧数据完整.对8路分辨率为1920×1080的RGB888视频图像数据进行并行读、写操作.实验结果表明,该系统能有效实现8路高速视频数据的访存,帧完整,系统的有效带宽利用率可达74.69％,图像帧率可达48 Hz.满足了高分辨率实时图像显示要求,克服了帧交错问题,提高了DDR3 SDRAM的有效带宽利用率,具有较强的可移植性,为进一步实现多路视频数据协同处理提供了参考.

关键词：访存控制器;DDR3 SDRAM;FPGA;异步FIFO;乒乓操作;并行设计

所属期刊栏目：44

分类号：TN303⁃34(半导体技术)

资助基金：辽宁省自然科学基金计划重点项目;辽宁省教育厅科学研究经费项目

在线出版日期：2021-10-19（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：112-116