一种超低功耗的全CMOS基准电压源设计

摘要：

基于SMIC 0.13μm CMOS工艺,设计一款纳瓦级功耗的全CMOS带隙基准电路.该电路由全CMOS电路实现,避免使用三极管和电阻,实现了节省芯片面积的目的.晶体管工作在三极管区和亚阈值区,大幅降低了功耗.Cadence仿真结果表明:在-20～100℃范围内,温度系数为31 ppm/℃;在电源电压1.2～3.3 V的变化范围内,电源电压漂移系数为0.42％/V.参考电源电压下,电路的电源抑制比(PSRR)达到51.7 dB@100 Hz;室温下,电路总静态电流为22.8 nA,功耗为27.4 nW@1.2 V;该电路可调节性强,适用于低功耗芯片中.

关键词：全CMOS、带隙基准、基准电压源、电路设计、超低能耗、Cadence仿真

所属期刊栏目：43

分类号：TN402-34(微电子学、集成电路（IC）)

资助基金：国家自然科学基金项目61366006

在线出版日期：2020-08-18（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：1-3,8