基于Sklansky结构的24位并行前缀加法器的设计与实现

摘要：

针对串行进位加法器存在的延时问题,采用一种基于Sklansky结构的并行前缀加法器,通过对并行前缀加法器各个模块进行优化,设计实现了一个24位并行前缀加法器.通过与24位串行进位加法器进行延时比较,结果表明,Sklansky并行前缀结构的加法器,能有效提高运算速度.

关键词：并行前缀加法器、Sklansky结构、优化延时、并行思想

所属期刊栏目：38

分类号：TN402-34;TP332.2(微电子学、集成电路（IC）)

资助基金：国家自然科学基金项目61274085;华南理工大学中央高校基本科研学生项目10561201435

在线出版日期：2015-11-27（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：145-148