多路并行FFT算法的FPGA实现技术

摘要：

以雷达侦察接收机为应用背景，利用FPGA芯片并行工作的特性，设计一种并行加流水线处理模式的FFT处理器结构，实现宽带数字测频。在2.4 GSPS采样率下，选取基?2频域抽取（DIF）算法，采用每通道512点流水结构FFT、8通道并行处理的设计思路，以达到单通道4096点FFT的处理效果。在保证分辨率的同时，采样数据能够被实时处理。仿真结果显示，在300 MHz时钟下，FPGA完成4096个数据的缓存和FFT运算只需要2.1μs，满足雷达侦察接收机对数据处理速度的要求。

关键词：FFT、测频、流水结构、并行处理模式、FPGA

分类号：TN957.51-34

在线出版日期：2015-10-28（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：33-36,39