利用CPLD实现FPGA的快速加载

摘要：

基于SRAM的FPGA由于其可编程、可升级的特性,被广泛应用于现代通信系统中.由于其易失性,每次上电后都需要重新对FPGA进行加载.随着通信系统复杂度的提高,FPGA配置文件越来越大,加载时间越来越长,严重影响系统的启动时间.为了提高FPGA的加载效率,在此提出一种通过CPLD进行FPGA串行加载的方案.通过验证,该方法既能能提高FPGA加载效率,又能节省CPU和FPGA的GIPO管脚,降低系统启动时间,非常适用于现代复杂通信系统.

关键词：CPLD、CPU、FPGA加载、PS加载

所属期刊栏目：35

分类号：TN710-34(基本电子电路)

在线出版日期：2013-01-05（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：163-166,170