基于FPGA的移动通信中卷积码编码器设计

摘要：

卷积码是一种性能优良的差错控制编码.介绍了卷积码编码原理,基于FPGA利用VHDL硬件描述语言实现了一个(2,1,9)卷积码编码器.给出了仿真结果,并在FPGA器件上验证实现.仿真及测试结果表明,达到了预期的设计要求,并用于实际项目中.

关键词：卷积码、编码器、现场可编程门阵列、VHDL

所属期刊栏目：35

分类号：TN92-34

资助基金：湖北省教育厅科技计划项目Q20111707

在线出版日期：2012-05-15（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：65-67